## (19) []本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平4-245480

(43)公開日 平成4年(1992)9月2日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/784

8422-4M

H01L 29/78

301 S

## 審査請求 未請求 請求項の数5(全 5 頁)

(21)出願番号

特顯平3-27729

(22)出願日

平成3年(1991)1月30日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 後藤 広志

神奈川県川崎市中原区上小田中1015番地

富上通株式会社内

(74)代理人 弁理士 柏谷 昭司 (外1名)

#### (54) 【発明の名称】 MOS型半導体装置およびその製造方法


## (57)【要約】

## (修正有)

【目的】 木発明は、ショートチャネルMOS半導体装 置とその製造方法に関し、この種のMOS半導体装置の トランスコンダクタンスgmをより高い値にするととも に、ドレイン側のホットエレクトロン耐性をも向上させ た素子構造を提供することを目的とする。

【構成】 一導電型の半導体基板1と、該半導体基板1 を異方的にエッチング除去した窪みを埋め込むように該 半導体基板1とは逆導電型の半導体層を成長して形成し たソース領域10と、該半導体基板1のチャネル面より も高い位置まで該半導体基板1とは逆導電型の半導体層 を成長して形成したドレイン領域11と、酸ソース領域 10と該ドレイン領域11の間に絶縁膜を介して形成し たゲート電極7とから構成する。

本発明の実施例であるMOS型半導体装置の断面図



1

### 【特許請求の範囲】

【請求項1】一導電型の半導体基板と、該半導体基板を 異方的にエッチング除去した窪みを埋め込むように該半 導体基板とは逆導電型の半導体層を成長して形成したソ 一ス領域と、該半導体基板のチャネル面よりも高い位置 まで該半導体基板とは逆導電型の半導体層を成長して形 成したドレイン領域と、該ソース領域と該ドレイン領域 の間に絶縁膜を介して形成したゲート電極とから構成さ れたことを特徴とするMOS型半導体装置。

【請求項2】一導電型の半導体基板上に成長した該半導 10 体基板とは逆導電型の半導体層が、ソース領域あるいは ドレイン領域の周囲に存在する絶縁膜上に連続的に延在 してソース領域あるいはドレイン領域の引出し配線を構 成していることを特徴とする請求項1記載のMOS型半 導体装置。

【請求項3】一導電型の半導体基板上に形成されたゲー ト電極をマスクとして少なくともソース領域に相当する 部分の該半導体基板を異方的にエッチング除去する工程 と、その工程によって除去された窪みを埋め込むと同時 にドレイン領域に相当する部分にチャネル面よりも高い 20 位置まで該半導体基板とは逆導電型の半導体層を成長す る工程と、該工程によってソース領域に相当する部分に 成長した半導体層にソース電極を形成し、ドレイン領域 に相当する部分に成長した半導体層にドレイン電極を形 成する工程を含むことを特徴とするMOS型半導体装置 の製造方法。

【請求項4】 一導電型の半導体基板上に、該半導体基板 とは逆導電型の半導体層を成長する時に、不純物のアウ トディフュージョンが起こらない程度に充分低温のエピ のMOS型半導体装置の製造方法。

【請求項5】一導電型の半導体基板上に該半導体基板と は逆導電型の半導体層を成長する時に、ソース領域およ びドレイン領域の周囲に存在する絶縁膜上にも該半導体 層を連続的に成長し、絶縁膜上に形成された半導体層に よってソース領域あるいはドレイン領域の引き出し配線 を形成することを特徴とする請求項3記載のMOS型半 導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、MOS型半導体装置、 特に、チャネル長の短いいわゆるショートチャネルMO Sトランジスタとその製造方法に関するものである。

#### [0002]

【従来の技術】近年、微細加工技術の進歩にともない、 MOSトランジスタのゲート長はサブミクロンから、 0. 3 μm以下におよぶディープサブミクロンに達しつ つあり、研究レベルでは0.1 µm以下の装置の試作例 も報告されている。

【0003】このような装置では、装置の活性領域であ 50

るチャネルの寸法が素子中におけるキャリアの平均自由 行程に近い値となるため、ソース領域から高速で放出さ れるキャリアの輸送状態がミクロ的に非定常となり、エ ネルギーと運動量の緩和時間が一致しないため、キャリ アがエネルギー値から期待される速度よりも高速で走行 する、いわゆる、速度オーパーシュートや、キャリアが 相互間の衝突を伴うことなくソース領域からドレイン領 域に走行するパリスティック輸送といった効果が現れて くる。その結果、従来知られているスケーリング則(比 例縮小則) から予測される以上にトランスコンダクタン ス (gm) が上昇するといった好ましい効果がもたらさ カス.

2

[0004] 図3は、従来のショートチャネルMOSト ランジスタの構成説明図である。この図において、31 はp- 型シリコン基板、32はフィールド酸化膜、33 はゲート絶縁膜、34はポリシリコン層、35はシリサ イド層、36はゲート電極、37は酸化膜、38はn\* 型ソース領域、39はn・型ドレイン領域、40はサイ ドウォール、41はソース電極、42はドレイン電極で ある。

【0005】このMOSトランジスタは、p<sup>-</sup>型シリコ ン基板31の素子形成領域の周囲にフィールド酸化膜3 2を形成し、上面にゲート絶縁膜33を形成し、その上 にポリシリコン層34、シリサイド層35と、酸化膜3 7を形成し、これらの層ないし膜34、35、37のゲ ート領域以外の部分をエッチング除去し、残存したポリ シリコン層34とシリサイド層35によってゲート電極 36を形成した後、n型不純物をイオン注入してn\*型 ソース領域38とn+ 型ドレイン領域39を形成し、ゲ タキシャル成長を用いることを特徴とする請求項3記載 30 一ト電極36の周囲にサイドウォール40を形成した後 に、n+ 型ソース領域38とn+ 型ドレイン領域39 に、それぞれソース電極41とドレイン電極42を形成 することによって製造される。

> 【0006】上記のように、従来のディープサブミクロ ンMOSトランジスタにおいては、ソース領域38、ド レイン領域39ともに、不純物のイオン注入法によって 形成されており、ソース領域とチャネルの境界の電位傾 度を大きくして、キャリアの非定常輸送を促進するた め、ソース領域の不純物プロファイルをできるだけ急峻 40 にすることが検討されていた。例えば、上記のディーブ サプミクロンMOSトランジスタの製造工程において、 ソース領域に注入した不純物が熱拡散するのを抑制する ため、nチャネル型MOSの場合であれば不純物として 拡散係数が小さい重い元素であるアンチモンを用いた り、不純物を注入した後に必要なアニールとしてRTA (Rapid Thermal Anneal)を用い ることによって不純物の熱拡散を最小限度に抑える工夫 が施されていた。

> > [0007]

【発明が解決しようとする課題】しかしながら、基本的

にソース領域をイオン注入法によって形成している以 上、前記のような工夫を施しても、急峻な不鈍物プロフ ァイルを得ることには限界があった。一方、ドレイン側 については、電源電圧をさほど下げないで動作させる場 合、この領域に電界集中が生じると、インパクトイオン 化によって、いわゆるホットキャリア効果を生じるか ら、この現象を抑制するために、電界の集中を緩和する ための何らかの工夫が必要である。したがって、従来の 製造方法によっては、ディーブサブミクロンゲート長の MOS型トランジスタの利点を最大限度に活かすことは 10 できなかった。本発明は、以上の点に鑑み、ディープサ プミクロンゲート長のMOS型トランジスタのトランス コンダクタンスgmをより高い値にするとともに、ドレ イン側のホットキャリア耐性をも向上させた素子構造を 提供することを目的とする。

#### [0008]

【課題を解決するための手段】本発明にかかるMOS型 半導体装置においては、一導電型の半導体基板と、該半 導体基板を異方的にエッチング除去した窪みを埋め込む 形成したソース領域と、該半導体基板のチャネル面より も高い位置まで該半導体基板とは逆導電型の半導体層を 成長して形成したドレイン領域と、該ソース領域と該ド レイン領域の間に絶縁膜を介して形成したゲート電極と を備える構成を採用した。

【0009】また、本発明にかかるMOS型半導体装置 の製造方法においては、一導電型の半導体基板上に形成 されたゲート電極をマスクとして少なくともソース領域 に相当する部分の該半導体基板を異方的にエッチング除 去する工程と、その工程によって除去された窪みを埋め 30 込むと同時にドレイン領域に相当する部分にチャネル面 よりも高い位置まで該半導体基板とは逆導電型の半導体 層を成長する工程と、該工程によってソース領域に相当 する部分に成長した半導体層にソース電極を形成し、ド レイン領域に相当する部分に成長した半導体層にドレイ ン電極を形成する工程を採用した。

## [0010]

【作用】本発明においては、ソース領域を、異方的にエ ッチング除去した、壁面が垂直な窪み内に、低温の気相 成長法により半導体層を成長することによって形成する 40 ため、本質的にソース領域端がチャネルに対してほぼ垂 直にかつ階段接合状に形成できるため、キャリアの注入 が効率的になり速度オーバーシュートに代表される非定 常輸送を起こしやすくすることができる。その結果、従 来のイオン注入法によって形成していた装置に比べgm はより大きな値となる。また、ドレイン領域はチャネル 領域の平面よりも高い位置へ嵩あげされたいわゆるスタ ック型ドレイン構造となるので、ゲート電極の下に高不 純物濃度領域が形成されず、したがって、ドレイン近傍 の電界集中が避けられ、ホットキァリアの発生が抑制さ 50

れる。

[0011]

【実施例】以下、本発明の実施例を図面に基づいて説明

(第1実施例) (MOS型半導体装置) 図1は、本発明 の実施例であるMOS型半導体装置の断面図である。こ の図において、1はp-型シリコン基板、2はフィール ド酸化膜、3はゲート酸化膜、4はn・型ポリシリコン 層、5はWあるいはTiシリサイド層、6は酸化膜、7 はゲート電極、8は保護膜、10はn・型ソース領域、 11はn 型ドレイン領域、12はサイドウォール、1 3、14はシリサイド層である。

【0012】この装置は、p-型シリコン基板1の素子 形成領域の周囲に形成されたアイソレーション用フィー ルド酸化膜2と、そのフィールド酸化膜2内の領域に、 ゲート酸化膜3を介して、n+ ポリシリコン層4および 必要に応じてさらにその上に形成されたWあるいはTi シリサイド層5からなるゲート電板7と、少なくともソ 一ス領域のシリコン基板1を異方的にエッチング除去し ように該半導体基板とは逆導電型の半導体層を成長して 20 た深さ50~100nm程度の窪みを充填するように形 成された単結晶または多結晶のn<sup>+</sup> 型ソース領域10 と、シリコン基板1の表面より高くなるように形成され た、単結晶または多結晶のn<sup>+</sup> 型ドレイン領域11を有 している。

> 【0013】なお、図示された、酸化膜6、保護膜8は ゲート電極7を構成するシリサイド層5あるいはポリシ リコン層4を保護する膜であり、ゲート電極7の側壁の サイドウォール12は、ソース側のシリサイド層13と ゲート電極7の間、および、ゲート電極7とドレイン側 のシリサイド層14の間の絶縁を確保するために形成さ れている。また、ソース電極とドレイン電極のコンタク ト抵抗を下げるために、ソース領域とドレイン領域の上 にシリサイド層13、14が形成されている。

> 【0014】本実施例の装置によると、ソース領域端が チャネルに対してほぼ垂直で、階段接合状であるためキ ャリアの注入が効率的になり速度オーパーシュート等の 非定常輸送を有効に起こさせることができる。その結 果、従来のイオン注入によって形成していた装置に比べ てgmを大きな値にすることができる。また、ドレイン 領域はチャネル領域の平面よりも高く嵩あげされたスタ ック型構造となるので、ドレイン近傍の電界集中が避け られ、ホットキァリアの発生が抑制される。

> 【0015】 (第2実施例) (MOS型半導体装置の製 造方法)図2は、本発明のMOS型半導体装置の製造方 法の一実施例の製造工程図である。この図において、9 がレジストパターン、10 aがソース領域の窪みである 他は、図1において同符号を付して説明したものと同様 である。以下、図2にそって本発明の一実施例の製造工 程をn-chMOSについて説明する。

【0016】[、(図2(A)参照)まず、p 型シリコ

ン基板1の素子形成領域の周囲に、従来慣用されている 工程によって、アイソレーション用フィールド酸化膜 2 を形成する。次いで、熱酸化によってゲート酸化膜3を 形成し、その上にCVD法によってn<sup>+</sup> 型ポリシリコン 層4、必要に応じてさらにその上に、WあるいはTiシ リサイド層5を形成し、その上にシリコン酸化層6を成 長する。次に、これらの層をリソグラフィー技術とエッ チング技術によって選択的に除去し、n・型ポリシリコ ン層4とWあるいはTiシリサイド層5によってゲート 電極 7 を形成する。なお、ゲート長は0 2 5  $\sim$  0 1 10 オーバーシュート等の非定常輸送が生じやすくなって、  $\mu$ mの範囲である。そして、ゲート電極側部を軽く酸化 して保護膜8を形成する。

[0017] II. (図2(B)参照) その後、ドレイン 電極領域の酸化膜3をレジストをマスクとして選択的に 除去する。続いて、別のレジストパターン9を用いてド レイン領域をカバーし、ソース領域を露出した後、該レ ジストパターン9と、ゲート電極7あるいはその周囲の 絶縁膜6、8と、フィールド酸化膜2をマスクとして、 少なくともソース領域のシリコン基板をCF4 +H2 を 円いた異方性エッチングにより除去して窪み10aを形 *2*0 成する。このとき除去するシリコン基板1の深さは、5 0~100nm程度である。

[0018] III. (図2 (C) 参照) レジストパターン 9を除去した後、前工程においてエッチングされたソー ス領域の窪み10aを充填すると同時にドレイン領域上 にシリコン基板 1 の表面より高くなるように、n 型にド ープしたシリコン層10、11を低温CVD法により選 択的に成長する。このとき成長するシリコンは多結晶で も、単結晶でもよいが、n型の不純物が成長時にチャネ ル領域にオートドープしないようにCVD成長はできる 30 だけ低温で行うことが好ましい。このようなCVD成長 は、例えば、S i 2 Ho を用いて、10-3 Torr、望 ましくは10-\*Torr程度の超低圧、600~800 ℃程度の低温の工程や、UV照射を利用した光反応CV D等の技術により達成される。この工程においては、上 記のように、n型にドープしたシリコン層を、ソース領 域およびドレイン領域内に選択的に成長させても良い し、全面に成長した後、ソース領域、ドレイン領域、お よび必要に応じて、その引き出し電極以外をエッチング 除去するような工程をとってもよい。

[0019] IV. (図2 (D) 参照) 最後に、必要に応 じて、後に形成するソース側シリサイド層13とゲート 電極 7 の間、および、ゲート電極 7 とドレイン側シリサ イド層14の間の絶縁を確保するために、例えば、上面 全体にCVD法によってSiO2 膜を形成し、異方性工 ッチングする等の、サイドウォール形成技術により、ゲ ート電極7の側壁にサイドウォール12を形成し、その 後、ソース電極とドレインのコンタクト抵抗を下げるた めに、ソース領域10とドレイン領域11の上にシリサ イド層13、14を形成する。なお、このサイドウォー ル14、15は、装置の構造、製造方法によっては必要 でない場合もある。

【0020】本実施例のMOS型半導体装置の製造方法 によると、チャネルに対してほぼ垂直で階段接合状の不 純物プロファイルをもつソース構造と、チャネル領域の 平面よりも高い位置へ嵩あげされたスタック型ドレイン 構造が一度の結晶成長によって実現でき、その結果、ソ ース領域におけるキャリアの注入が効率的になって速度 gmを大きな値にすることができ、また、ドレイン電極 近傍の電界集中を避けることができ、ホットキァリアの 発生が抑制される。以上の実施例においては、 n-ch MOSトランジスタの例を用いて説明したが、p-ch MOSトランジスタであっても同様の工程を逆導電型の 半導体に適用すれば実現できることはいうまでもない。

#### [0021]

【発明の効果】以上説明したように、本発明によれば異 方性エッチングと低温気相成長を用いることによって、 不純物濃度が急峻でかつチャネルに対し、垂直なソース 領域を形成することができ、従来のイオン注入法を用い てソース電極を形成していたMOS半導体装置に比べ、 はるかに高いトランスコンダクタンスgmが得られる Ł、ドレイン電極においてはスタック型構造になってい るために電界集中を避けることが可能となり、ホットキ ャリア耐性の優れたMOSトランジスタが実現できる。

#### 【図面の簡単な説明】

【図1】本発明の実施例であるMOS型半導体装置の断 面図である。

【図2】本発明のMOS型半導体装置の製造方法の一実 施例の製造工程図である。


【図3】従来のショートチャネルMOSトランジスタの 構成説明図である。

#### 【符号の説明】

- 1 p 型シリコン基板
- 2 フィールド酸化膜
- 3 ゲート酸化膜
- 4 n+ 型ポリシリコン層
- 5 WあるいはTiシリサイド層
- 6 酸化膜 40
  - 7 ゲート電極
  - 8 保護膜
  - 9 レジストパターン
  - 10 n+ 型ソース領域
  - 11 n+型ドレイン領域
  - 12 サイドウォール
  - 13 シリサイド層
  - 14 シリサイド層


【図1】

## 本発明の実施例であるMOS型半導体装置の断面図



【図3】

従来のショートチャネルMOS トランジスタの構成説明図



[図2]

## 本発明のM 0 S型半導体装置の 製造方法の一実施例の製造工程図

